（branch prediction） マイクロプロセッサーの実行速度を効率化する技術の一。
背景 wasm runtimeを作る選択肢としてllvmのチュートリアル（カレイドスコープ作ってみよう）を読んでいたら知らない概念が出てきたのでメモ．wikipediaを参照となっていたのでそこからスタート．(以後SSA) llvm.org japan語で検索するなら 静的単一代入 ssa が良さげ． wikipedia 曰く In compiler design, static single assignment form (often abbreviated as SSA form or simply SSA) is a property of an intermediate repres…
ディープラーニングの学習にGPUを用いる利点として，適切なものはどれか。 各プロセッサコアが独立して異なるプログラムを実行し，異なるデータを処理できる。 汎用の行列演算ユニットを用いて，行列演算を高速に実行できる。 浮動小数点演算ユニットをコプロセッサとして用い，浮動小数点演算ができる。 分岐予測を行い，パイプラインの利用効率を高めた処理を実行できる。 解答・解説 (adsbygoogle = window.adsbygoogle || []).push({}); 解答 イ 解説 GPU（Graphics Processing Unit）は、コンピュータゲームや動画編集、画像処理などのグラフィ…
HPCA2024で開催された、RISC-Vのアウト・オブ・オーダCPU XiangShanについての資料が公開されていたので、読んでみることにした。 じっくり読みたいので、1ページずつ要点を抑えていく。 次は、マイクロアーキテクチャのトピックについて。 xiangshan-doc.readthedocs.io XiangShanには3つの世代がある。 YQH : 28nm でテープアウトし1.3GHz。性能的にはSPEC CPU2006 7.01 @1GHz NH : 14nmでテープアウトし2.0GHz。性能的にはSPEC CPU2006 20 @2GHz KMH : Vector拡張とハイ…
HPCA2024で開催された、RISC-Vのアウト・オブ・オーダCPU XiangShanについての資料が公開されていたので、読んでみることにした。 じっくり読みたいので、1ページずつ要点を抑えていく。 xiangshan-doc.readthedocs.io https://github.com/OpenXiangShan/XiangShan-doc/blob/main/tutorial/20240302-HPCA24-1-Introduction-XiangShan.pdf の資料より引用 現在、オープンスタンダードとして知られるRISC-Vは、企業がどのようにチップを作るかという手法を変…
与えられた整数に対し、以下の素数の数を数えるアルゴリズムを理解します。 Library Checkerで高速な実装を調べてみると、提出107115が最速ですが、このソースコードは未定義動作を含んでいます（ランキング上位を見てみると、62015, 107115, 147826, 150290,150294, 150330, 160040 はすべて同じバグを含んでいます。つまり、62015で埋め込まれたバグのようです）。 上位陣の他の提出もほとんど同じアルゴリズムとなっています（Library Checkerへの最古の提出6832もsmallsへの最適化がされていないことを除いて実質的に同じアルゴ…
Weak Memory Modelについてもう少し知識をつけたかったので、論文を読んでみることにした。 arxiv.org 基本的にDeepLに翻訳してもらったものを、自分で読み直しながら直しているだけなので、自分でまとめているわけではない。 冗長なのは無編集でブログに貼っている、ということで。 III. GAMの直感的な構築 まず、高度に最適化されたアウト・オブ・オーダー・ユニプロセッサOOOUを研究し、そのようなアグレッシブな実装であっても、シングル・スレッド・セマンティクスを維持するためにいくつかの順序制約を守ることを示す。複数のOOOUがアトミック・メモリ・システムを介して接続され、マ…
自作CPUとサイクル精度シミュレータのサイクル比較を行っている。 モデルのパラメータが違っているので、いろいろと調整が必要だが、おおむね大きな流れとしては間違っていないように見える。 あとは分岐予測だな。RTL側の分岐予測がやはりうまく動いていないケースが散見されるように見える。 これは、自分のCPUがある程度モデルに近い性能を出すことができるようになってきたということかな。
AMDの次世代Ryzen 9000プロセッサは、今年下半期のリリースを控えています。 この記事では、次世代のRyzen 9000シリーズプロセッサの予定リリース日、CPU仕様とコアアーキテクチャについて、知っているすべてを分析します。 AMD Ryzen 9000シリーズ発売日 AMD Ryzen 9000「Granite Ridge」仕様：Zen 5コア Zen 5バックエンド ラダーL3ファブリックとInfinityファブリックGen 3 AM5 800シリーズマザーボード AMD Ryzen 9000X3DおよびZen 5 Vキャッシュ AMD Ryzen 9000シリーズ発売日 AMD…
Library CheckerのFactorizeという問題でfastestを取ったので、そのコードの解説です（速度ランキング）。 Factorizeは、までの整数が高々100個与えられ、それらを素因数分解せよ、という問題です。 概要 上位陣（13ms～15ms）の解法では、ECM（楕円曲線を用いた素因数分解法）が使われているようですが、よくわからないのでこれには手を出しません。 ECMを用いていない提出の中で最速の提出はhqztrue氏の16msであり、20%以上の差があります。 この提出では、ポラードのロー法という手軽に実装できるアルゴリズムが用いられていました。 これを効率化してみます。…
この記事はいろいろなコンピューター Advent Calendar 2023の12日目の記事です（大遅刻）。 adventar.org この記事は10日目の記事の続きです。ぜひ先にそちらをご覧ください。 primenumber.hatenadiary.jp 10日目の記事で実装したいとしていた 命令書き込みモードを作る [ によるジャンプと ] によるジャンプで状態を分けているが、進む向きが違うだけなので共通化する はすぐにできたので、この記事ではついにCPUのパイプライン化を実現します。 Brainf*ck CPUにおけるデータハザード Brainf*ck CPUをパイプライン化するうえでも…
ちょっとベクトルレジスタについて似たようなアイデアを考えたので探して読んでみた。 前回の続き。 msyksphinz.hatenablog.com Delaying physical register allocation through virtual-physical registers https://ieeexplore.ieee.org/document/809456 4. 性能評価 評価にはSimpleScalar v3.0から派生した動的スケジューリング・プロセッサのサイクルベース・タイミング・シミュレータによって評価した。基本的なパラメータは以下のとおりである。 物理レジスタフ…
この記事は自作CPU Advent Calendar 2023の24日目の記事です。 みなさんが使っているパソコンのCPUは、そのほとんどがアウトオブオーダー実行をしているはずです。 しかし、アウトオブオーダーCPUの作り方が書かれた教科書はあまりないような気がします。 トマスロのアルゴリズムというものが紹介されることもありますが、これは現代のアウトオブオーダー実行方式とはかなり違います。 この記事では、より洗練された現代的なアウトオブオーダー実行をするプロセッサを作ってみます。 全体的な構成 今回作るプロセッサは、FPGA上で動き、RV32IZmmul命令セットを動かすことができます。 東大…
※ 大仰なタイトルですが、下記記事の一部分を引き伸ばした内容になります。 Performance Improvements in .NET 8 - .NET Blog 上記記事の Branching の項目で、分岐レス化による最適化が解説されている。 詳細は元記事参照として、Compare 的な処理が例として挙げられており、興味深かった。 まずは素直な書き方。 static int Compare(int x, int y) { if (x < y) return -1; if (x > y) return 1; return 0; } 普通に思える。どこに改善の余地があるのだろうか。 分岐最…
いろんなニュースがあり、Imperasの検証環境が使えなくなる可能性があるので、オープンソース(そしてほぼRISC-Vシミュレータとしてはデファクトスタンダード)のRISC-V命令セットシミュレータSpikeを使ってどのようにハードウェアを検証するかどうかについて、まとめていきたいと思う。 ハードウェア設計時における検証環境としての命令セットシミュレータ CPU設計者にとって、命令セットシミュレータ(Instruction Set Simulator: ISS)というものはとても重要です。 CPUの開発は、設計:検証=1:5 (自分の体験談)くらいの感覚で検証が重要視されており、検証のために使…
モデルおよびBOOMv3に比べてどうも分岐予測の精度が悪い気がしているので、いろいろと調査していた。 もうちょっと外乱に強いように、いろいろ変更する。結構外乱の要因として大きいのが、フェッチステージから命令バッファに入るときに、命令バッファが満杯の時はそのフェッチ・リクエストは破棄される。この時もグローバル履歴のテーブルをもとに戻さなくていけなくて、こういう処理も結構大変だった。 一応、ほとんどの場合においてグローバル履歴テーブルは汚れなくなったが、もうちょっといろいろケアしてやる必要がある。 もう一つは、RASの扱いだ。現在RASによる予測はもうちょっと遅れたステージで予測しているので、ちょ…
pc.watch.impress.co.jp
milestone-of-se.nesuke.com
naruse.hateblo.jp
pc.watch.impress.co.jp
naruse.hateblo.jp
pc.watch.impress.co.jp
postd.cc
pc.watch.impress.co.jp
ja.wikipedia.org
